

DA RESTITUIRE INSIEME AGLI ELABORATI e A TUTTI I FOGLI
→ NON USARE FOGLI NON TIMBRATI
→ ANDARE IN BAGNO PRIMA DELL'INIZIO DELLA PROVA
→ NO FOGLI PERSONALI, NO TELEFONI, SMARTPHONE/WATCH, ETC

NOTA: dovrà essere consegnato l'elaborato dell'es.1 come file <COGNOME>.s e quelli dell'es. 4 come files <COGNOME>.v e <COGNOME>.png

- 1) [9/30] Trovare il codice assembly RISC-V corrispondente al seguente micro-benchmark (**utilizzando solo e unicamente istruzioni dalla tabella sottostante**), rispettando le convenzioni di uso dei registri dell'assembly (riportate qua sotto, per riferimento).

```
float picalc(int interv) {
    int i;
    float pi, x, dx, f, sum;

    sum = 0.0;
    dx = 1.0 / (float) interv;
    for (i = 1; i <= interv; i++) {
        x = dx * ((float) (i - 0.5));
        f = 4.0 / (1.0 + x*x);
        sum = sum + f;
    }
    pi = dx*sum;
    return(pi);
}
```

```
int main() {
    float mpi = picalc(1000);
    print_string("PI=");
    print_float(mpi);
    print_string("\n");
    exit(0);
}
```

RISCV Instructions (RV64IMFD)

v210622

Instruction coding (hexadecimal opcode+funct3+funct7, imm)	Instruction	Example	Register operation	Meaning
33+0+00/3b+0+00	add	add/addw x5,x6,x7	x5 ← x6 + x7	Add two operands; exception possible (addw**)
33+0+20/3b+0+20	subtract	sub/subw x5,x6,x7	x5 ← x6 - x7	Subtracts two operands; exception possible (subw**)
13+0+imm/1b+0+imm	add immediate	addi/addiw x5,x6,100	x5 ← x6 + 100	Add a constant ; exception possible (addiw**)
33+0+01/3b+0+01	multiply	mul/mulw x5,x6,x7	x5 ← x6 * x7	(signed/word) Lower 64 bits of 128-bits product (mulw**)
33+0+01/3b+0+01	multiply high	mulh x5,x6,x7	x5 ← x6 * x7	Higher 64bits of 128-bits product
33+4+01/3b+4+01	division	div/divw x5,x6,x7	x5 ← x6/x7	(signed/word) division (divw**)
33+6+01/3b+6+01	reminder	rem/remw x5,x6,x7	x5 ← x6 % x7	Reminder of the division (remw**)
33+2+0/33+3+0	set on less than	slt/sltu x5,x6,x7	if (x6 < x7) x5 ← 1; else x5 ← 0	(signed/unsigned) compare x6 and x7 (less than)
13+2+imm/13+3+imm	set on less than immediate	slti/sltiu x5,x6,100	if (x6 < 100) x5 ← 1; else x5 ← 0	(signed/unsigned) compare x6 and 100 (less than)
33+7+0/33+6+0/33+4+0	and / or / xor	and/or/xor x5,x6,x7	x5 ← x6&x7 / x6 x7 / x6^x7	Logical AND/OR/XOR
13+7+imm/13+6+imm/13+4+imm	and / or / xor immediate	andi/ori/xori x5,x6,100	x5 ← x6&100 / x6 100 / x6^100	Logical AND/OR/XOR register, constant
33+1+0/3b+1+0	shift left logical	sll/sllw x5,x6,x7	x5 ← x6 << x7	Shift left by register (sllw**)
13+1+imm/1b+1+imm	shift left logical immediate	slli/slliw x5,x6,10	x5 ← x6 << 10	Shift left by the immediate value (slliw**)
33+5+0/3b+5+0	shift right logical	srl/srlw x5,x6,x7	x5 ← x6 >> x7	Shift right by register (srlw**)
13+5+imm/1b+5+imm	shift right logical immediate	srlis/srliw x5,x6,10	x5 ← x6 >> 10	Shift right by immediate value (srliw**)
33+5+20/3b+5+20	shift right arithmetic	sra/sraw x5,x6,x7	x5 ← x6 >> x7 (arith.)	Shift right by register (sign is preserved) (sraw**)
13+5+imm/1b+5+imm	shift right arithmetic immediate	srais/sraiw x5,x6,10	x5 ← x6 >> 10 (arith.)	Shift right by immediate value (sraiw**)
03+3+imm/03+2+imm/03+0+imm	load dword / word / byte	ld/lw/lb x5,100(x6)	x5 ← MEM[x6+100]	Data from memory to register
03+6+imm/03+4+imm	load word / byte unsigned	lwu/bu x5,100(x6)	x5 ← MEM[x6+100]	Data from mem. To reg.; no sign extension (lwu**)
23+3+imm/23+2+imm/23+0+imm	store dword / word / byte	sd/sw/sb x5,100(x6)	MEM[x6+100] ← x5	Data from register to memory (sw**)
37+imm[31:12] (no funct3)	load upper immediate	lui x5,0x12345	x5 ← 0x1234'5000	Load most significant 20 bits
PSEUDOINSTRUCTION	load address	la x5,var	x5 ← &var (PSEUDO INST.)	REAL: lui x5,H20(&var); ori x5, L12(&var) INST. (H20=high 20 bit of &var; L12=low 12 bits of &var)
6f+imm[31:12] (rd=0)	jump/branch	j/b label	PC+=off (off=PC-&label) (PS.INST.)	REAL INST.: jal x0,offset/beq x0,x0,offset
63+0+imm[11:0] (rs1=rs2=0)	jump and link (offset)	jal label	x1←(PC+4);PC+=offset (PS. INST.)	REAL INST.: jal x1,offset (offset=PC-&label)
6f+0+imm (rd=0, rs1=1)	return from procedure	ret	PC←x1 (PSEUDO INST.)	REAL INST.: jalr x0,0(x1)
67+0+imm	jump and link register	jalr x1, 100(x5)	x1 ← (PC + 4);PC=x5+100	Procedure return; indirect call
63+0+(immn=2)/63+1+(immn=2)	branch on equal / not-equal	beq/bne x5,x6,100	if (x5 == != x6) PC=PC+100	Equal / Not-equal test; PC relative branch
73+0+0 (rs1=0,rs2=0,rd=0)	ecall	ecall	SEPC←PC;PC←STVEC; save PL/IE;PL=1;IE=0	Call OS (service number in a7); PL= privilege lev; IE=int.en.
73+0+8 (rs1=0,rs2=2,rd=0)	sret	sret	PC←SEPC; restore PL/IE	Exit supervisor mode; PL= privilege lev; IE=int.en.
PSEUDOINSTRUCTION	move	mv x5,x6	x5 ← x6 (PSEUDO INST.)	REAL INST.: add x5,x0,x6
PSEUDOINSTRUCTION	load immediate	li x5,100	x5 ← 100 (PSEUDO INST.)	REAL INST.: addi x5,x0,100
PSEUDOINSTRUCTION	no operation (nop)	nop	do nothing (PSEUDO INST.)	REAL INST.: addi x0,x0,0
53+0+[0,1]/53+0+[4,5]	floating point add/sub	fadd/fsub.{s,d} f0,f1,f2	f0<fl+f2 / f0<fl-f2	Single or double precision add / subtract
53+0+[8,9]/53+0+[c,d]	floating point multiplication/division	fmul/fdiv.{s,d} f0,f1,f2	f0<fl*f2 / f0<fl/f2	Single or double precision multiplication / division
PSEUDOINSTRUCTION	floating point move between f-reg	fmv.{s,d} f0,f1	f0<fl (PSEUDO INST.)	REAL INST.: fsgnj.{s,d} f0,f1,f1
PSEUDOINSTRUCTION	floating point negate	fneg.{s,d} f0,f1	f0<- (fl) (PSEUDO INST.)	REAL INST.: fsgnjn.{s,d} f0,f1,f1
PSEUDOINSTRUCTION	floating point absolute value	fabs.{s,d} f0,f1	f0< f1 (PSEUDO INST.)	REAL INST.: fsgnjx.{s,d} f0,f1,f1
53+0/1/2/[50,51]	floating point compare	fle/flt/feq.{s,d} x5,f0,f1	x5<(f0-f1)	Single and double: compare f0 and f1 <=,<,==
53+0+[70,71] (rs2=0)	move between x (integer) and f reg	fmv.x.{s,d} x5,f0	x5<0 (no conversion)	Copy (no conversion)
53+0+[78,79] (rs2=0)	move between f and x reg	fmv.{s,d}.x f0,x5	f0<x5 (no conversion)	Copy (no conversion)
7+2+imm/27+2+imm	load/store floating point (32bit)	flw/fsw f0,0(x5)	f0<MEM[x5] / MEM[x5]←f0	Data from FP register to memory
7+3+imm/27+3+imm	load/store floating point (64bit)	fld/fsd f0,0(x5)	f0<MEM[x5] / MEM[x5]←f0	Data from FP register to memory
53+7+21(rs2=0)/53+7+20(rs2=0)	convert/to from double from/to单一	fcvt.d.s/fcvt.s.d f0,f1	f0<(double)f1 / f0<(single)f1	Type conversion
53+7+[60,61] (rs2=0)	convert to integer from {single,double}	fcvt.w.{s,d} x5,f0	x5<(int)f0	Type conversion
53+7+[68,69] (rs2=0)	convert to {single,double} from integer	fcvt.{s,d}.w f0,x5	f0<({single,double})x5	Type conversion
53+0+[2c,2d] (rs2=0)	square root	fsqrts.{s,d} f0,f1	f0< square root of f1	Single or double square root
53+0/1/2+[10,11]	sign injection	fsgnjjn/jxn.{s,d} f0,f1,f2	f0<sgn(f2)f1 / -sgn(f2)f1 / sgn(f2)f1	Extract the mantissa and exp. from f1 and sign from f2

Register Usage

Register	ABI Name	Usage
x10-x11	a0-a1	arguments and results
x9, x18-x27	s1, s2-s11	Saved
x5-, x28-x31	t0-t2, t3-t6	Temporaries
x12-x17	a2-a7	Arguments

Register	ABI Name	Usage
x0	zero	The constant value 0
x8, x2	st/fp, sp	frame pointer, stack pointer
x1, x3	ra, gp	return address, global pointer
x4	tp	thread pointer

Register	ABI Name	Usage
f10-f11	fa0-fa1	Argument and Return values
f8-f9, f18-f27	fs0-fs1, fs2-fs11	Saved registers
f10-f17, f28-f31	ft0-ft7, ft8-ft11	Temporaries registers
f12-17	fa2-fa7	Function arguments


System calls

Service Name	Serv.No.(a7)	INPUT Arguments	OUTPUT Args
print_int	1	a0=integer to print	---
print_float	2	fa0=float to print	---
print_double	3	fa0=double to print	---
print_string	4	a0=address of ASCIIIZ string to print	---
read_int	5	---	a0=integer


Service Name	Serv.No.(a7)	INPUT Arguments	OUTPUT Arguments
read_float	6	---	fa0=float
read_double	7	---	fa0=double
read_string	8	a0=address of input buffer, a1=max chars to read	---
sbrk	9	a0=Number of bytes to be allocated	a0=pointer to allocated memory
exit	10	---	---

- 2) [6/30] Si consideri una cache di dimensione 64B e a 2 vie di tipo write-back/write-non-allocate. La dimensione del blocco e' 8 byte, il tempo di accesso alla cache e' 4 ns e la penalita' in caso di miss e' pari a 40 ns, la politica di rimpiazzamento e' FIFO. Il processore effettua i seguenti accessi in cache, ad indirizzi al byte: 155, 173, 115, 119, 122, 947, 318, 449, 234, 748, 377, 319, 283, 243, 391, 144, 770, 945, 61, 194. Tali accessi sono alternativamente letture e scritture. Per la sequenza data, ricavare il tempo medio di accesso alla cache, riportare i tag contenuti in cache al termine, i bit di modifica (se presenti) e la lista dei blocchi (ovvero il loro indirizzo) via via eliminati durante il rimpiazzamento ed inoltre in corrispondenza di quale riferimento il blocco e' eliminato.
- 3) [5/30] Spiegare con proprie parole il funzionamento del "Modo 2" del timer 8254, il cui diagramma temporale è riportato in figura. Inoltre, indicare con precisione: i) il significato dei segnali rappresentati in tale diagramma, ii) come deve essere impostata la parola di controllo CWR e il relativo registro di conteggio per ottenere questo diagramma supponendo di utilizzare N=64, il contatore n.1 in conteggio binario.


• **Modo 2: rate generator (divisore di frequenza)**
→ genera un onda quadra con duty-cycle pari a $(N-1)/N$



- 4) [10/30] Descrivere e sintetizzare in Verilog una rete sequenziale utilizzando un modello appropriato (fra Moore, Mealy, Mealy-Ritardato) i cui ingressi e uscita sono descritti in figura; al suo interno la rete è descritta dal diagramma a stati della stessa figura e conterrà due registri: un contatore CNT che usa interi da 0 a 4 e un registro di uscita REG1. Gli stimoli di ingresso sono dati dal seguente modulo Verilog Testbench.



Tracciare il diagramma di temporizzazione [5/10 punti] come verifica della correttezza dell'unità. Nota: si puo' svolgere l'esercizio su carta oppure con ausilio del simulatore salvando una copia dell'output (diagramma temporale) e del programma Verilog su USB-drive del docente. Modello del diagramma temporale da tracciare:



```

module Testbench;
  reg reset_; initial begin reset_=0; #7 reset_=1; #300; $stop; end
  reg clock; initial clock=0; always #5 clock<=(!clock);
  reg start, stop;
  wire[1:0] STAR=Xxx.STAR;
  wire [2:0] CNT=Xxx.CNT;
  initial begin start<=0; stop<=0; wait(reset_==1);
    #20 start=1; #10 start=0; #100 start=1; #10 start=0; #20 stop=1; #10 stop=0; #50 start=1; #200
    $finish;
  end
  XXX Xxx(start,stop,clock,reset_, out);
endmodule

```

SOLUZIONE

ESERCIZIO 1

```

.data
spi: .asciz "PI="
snl: .asciz "\n"

.text
.globl main
picalc:
    fcvt.s.w fa5,a0      # (float)interv
    li t1,1                # 1
    fcvt.s.w fa1,t1        # fa1=(float)1
    fdiv.s   fa6,fa1,fa5# fa6=dx=1/interv
    li t1,4                # 4
    fcvt.s.w fa4,t1        # fa4=(float)4
    li t1,2                # 2
    fcvt.s.w fa2,t1        # (float)2
    fdiv.s   fa2,fa1,fa2# fa2=0.5
    fcvt.s.w fa0,x0        # fa0=sum=0.0

    li      t0,0          # i=0
for_ini:
    slt    t1,a0,t0      # interv<?
    bne    t1,x0,for_end
    fcvt.s.w fa3,t0      # fa3=(float)i
    fsub.s fa5,fa3,fa2  # (i-0.5)
    fmul.s fa5,fa6,fa5  # dx*()
    fmul.s fa5,fa5,fa5  # x*x
    fadd.s fa5,fa5,fa1  # x*x+1.0
    fdiv.s fa5,fa4,fa5  # (4.0/())
    fadd.s fa0,fa0,fa5  # sum+=f
    addi   t0,t0,1       # i++
    b     for_ini

for_end:
    fmul.s fa0,fa6,fa0  # pi=dx*sum
    ret

main:
    li a0,1000
    jal picalc # risultato in fa0
    la a0,spi
    li a7,4      # print_string
    ecall
    li a7,2      # print_float (fa0)
    ecall
    la a0,snl
    li a7,4      # print_string
    ecall
    li a7,10     # exit
    ecall

```

s Run I/O
PI=3.1455932
-- program is finished running (0) --

ESERCIZIO 2

Sia X il generico riferimento, A=associativita', B=dimensione del blocco, C=capacita' della cache.
Si ricava S=C/B/A=# di set della cache=64/8/2, XM=X/B, XS=XM%S, XT=XM/S.

A=2, B=8, C=64, RP=FIFO, Thit=4, Tpen=40, 20 references:

```

== T X XM XT XS XB H [SET]:USAGE [SET]:MODIF [SET]:TAG
== R 155 19 4 3 3 0 [3]:1,0 [3]:0,0 [3]:4,-
== W 173 21 5 1 5 0 [1]:1,0 [1]:0,0 [1]:5,-
== R 115 14 3 2 3 0 [2]:1,0 [2]:0,0 [2]:3,-
== W 119 14 3 2 7 1 [2]:1,0 [2]:1,0 [2]:3,-
== R 122 15 3 3 2 0 [3]:0,1 [3]:0,0 [3]:4,3
== W 947 118 29 2 3 0 [2]:0,1 [2]:1,0 [2]:3,29
== R 318 39 9 3 6 0 [3]:1,0 [3]:0,0 [3]:9,3
== W 449 56 14 0 1 0 [0]:1,0 [0]:0,0 [0]:14,-
== R 234 29 7 1 2 0 [1]:0,1 [1]:0,0 [1]:5,7
== W 748 93 23 1 4 0 [1]:1,0 [1]:0,0 [1]:23,7
== R 377 47 11 3 1 0 [3]:0,1 [3]:0,0 [3]:9,11
== W 319 39 9 3 7 1 [3]:0,1 [3]:1,0 [3]:9,11
== R 283 35 8 3 3 0 [3]:1,0 [3]:0,0 [3]:8,11
== W 243 30 7 2 3 0 [2]:1,0 [2]:0,0 [2]:7,29
== R 391 48 12 0 7 0 [0]:0,1 [0]:0,0 [0]:14,12
== W 144 18 4 2 0 0 [2]:0,1 [2]:0,0 [2]:7,4
== R 770 96 24 0 2 0 [0]:1,0 [0]:0,0 [0]:21,12
== W 945 118 29 2 1 0 [2]:1,0 [2]:1,0 [2]:21,29,4
== R 61 7 1 3 5 0 [3]:0,1 [3]:0,0 [3]:8,1
== W 194 24 6 0 2 0 [0]:0,1 [0]:0,0 [0]:24,6

P1 Nmiss=18 Nhit=2 Nref=20 mrate=0.900000 AMAT=t1+mrate*topen=40

```

LISTA
BLOCCHI USCENTI:

(out: XM=19 XT=4 XS=3)
(out: XM=21 XT=5 XS=1)
(out: XM=15 XT=3 XS=3)
(out: XM=39 XT=9 XS=3)
(out: XM=14 XT=3 XS=2)
(out: XM=118 XT=29 XS=2)
(out: XM=56 XT=14 XS=0)
(out: XM=30 XT=7 XS=2)
(out: XM=47 XT=11 XS=3)
(out: XM=48 XT=12 XS=0)


CONTENUTI dei SET al termine

ESERCIZIO 3

Il modo 2 viene utilizzato per realizzare sull'uscita OUT (es. OUT1 per CR1) un'onda quadra con duty-cycle pari a (N-1)/N e periodo pari a N/fc essendo N la costante di tempo scritta nel registro di conteggio (es. CR1), mentre fc è la frequenza applicata sul piedino CLK corrispondente al contatore di interesse (es. CLK1 per CR1).

i) In figura sono rappresentati i segnali appena discussi (OUT, GATE, CLK); inoltre, "Counter" (CR1) indica il valore assunto dal contatore durante il conteggio, mentre CWR indica il valore impostato nel registro CWR e /WR è il segnale di scrittura applicato per poter scrivere nei registri CR1 e CWR.

ii) La parola di controllo deve valere 0101'0100=0x54, essendo necessario sufficiente una scrittura del byte più significativo (LSB) per scrivere i 16 bit della costante N=64=0x40, ovvero basta scrivere 0x54 in CRW e in CR1 (il byte più significativo si assume re-impostato automaticamente a zero).



SOLUZIONE

ESERCIZIO 4

Codice Verilog del modulo da realizzare (possibile soluzione con Mealy-Ritardato):

```
module XXX(start,stop,clock,reset_,  out);
  input      clock,reset_;
  input      start,stop;
  output     out;
  reg       REG1;
  reg[1:0]  STAR;
  reg[2:0]  CNT;
  parameter idle='B00,active='B01,finish='B10,abort='B11;
  always @(reset_==0) #1 begin STAR<=idle; REG1<=0; end
  assign out=REG1;

  always @ (posedge clock) if(reset_==1) #3
  casex(STAR)
    idle:   begin STAR<=(start==1)?active:idle; CNT=0; REG1<=0; end
    active: begin STAR<=(CNT==4)?finish:
              (stop==1)?abort:active; CNT<=CNT+1;  REG1<=0; end
    finish: begin STAR<=idle;                      REG1<=1; end
    abort:  begin STAR<=(stop==0)?idle:abort;        REG1<=0; end
  endcase
endmodule
```

Diagramma di Temporizzazione:

