

- 2) [5/30] Si consideri una cache di dimensione 768B e a 6 vie di tipo write-back. La dimensione del blocco è 64 byte, il tempo di accesso alla cache è 4 ns e la penalità in caso di miss è pari a 40 ns, la politica di rimpiazzamento è LRU. Il processore effettua i seguenti accessi in cache, ad indirizzi al byte: 177, 1163, 223, 2181, 200, 3221, 175, 1184, 2182, 3201, 4176, 8173, 2176, 9183, 8251, 4176, 5171, 7178, 3191, 181. Tali accessi sono alternativamente letture e scritture. Per la sequenza data, ricavare il tempo medio di accesso alla cache, riportare i tag contenuti in cache al termine e la lista dei blocchi (ovvero il loro indirizzo) via via eliminati durante il rimpiazzamento ed inoltre in corrispondenza di quale riferimento il blocco è eliminato.
- 3) [5/30] Disegnare un possibile schema logico/architetturale del meccanismo di paginazione inversa (nota: dovranno essere esplicitati tutti i blocchi logico/architetturali usando elementi noti visti durante il corso, eccetto il blocco che genera un hash di 20 bit a partire da 52 bit) che riceve in ingresso un indirizzo virtuale a 64 bit, ha una dimensione di pagina pari a 4KiB, uno spazio di indirizzamento fisico a 32 bit.
- 4) [8/30] Descrivere e sintetizzare in Verilog una rete sequenziale basata sul modello di Moore con flip-flop D, con un ingresso X su un bit e una uscita Z su un bit che riconosca le sequenze NON interallacciate 1,0,1,0. Il modulo TopLevel è dato con sequenza di ingresso 0,0,1,1,0,1,1,0,1,1,0,0,1,0,0,0,1,0,1,1,0,1,0,0. **Tracciare il diagramma di temporizzazione** come verifica della correttezza dell'unità. Nota: si può svolgere l'esercizio su carta oppure con ausilio del simulatore salvando una copia dell'output (diagramma temporale) e del programma Verilog su USB-drive del docente.

```
Module Toplevel;
reg reset_; initial begin reset_=0; #22 reset_=1; #300; $stop; end
reg clock; initial clock=0; always #5 clock<=(!clock);
reg X;
wire z=Xxx.z;
wire [2:0] STAR=Xxx.STAR;
initial begin X=0;
  wait(reset_==1);
  @ (posedge clock); X<=0; @ (posedge clock); X<=0; @ (posedge clock); X<=1;
  @ (posedge clock); X<=1; @ (posedge clock); X<=0; @ (posedge clock); X<=1;
  @ (posedge clock); X<=1; @ (posedge clock); X<=0; @ (posedge clock); X<=1;
  @ (posedge clock); X<=1; @ (posedge clock); X<=0; @ (posedge clock); X<=0;
  @ (posedge clock); X<=0; @ (posedge clock); X<=0; @ (posedge clock); X<=0;
  @ (posedge clock); X<=0; @ (posedge clock); X<=1; @ (posedge clock); X<=0;
  @ (posedge clock); X<=1; @ (posedge clock); X<=0; @ (posedge clock); X<=0;
  $finish;
end
XXX Xxx(X,Z,clock,reset_);
endmodule
```

