

**DA RESTITUIRE INSIEME AGLI ELABORATI e A TUTTI I FOGLI**  
**→ NON USARE FOGLI NON TIMBRATI**  
**→ ANDARE IN BAGNO PRIMA DELL'INIZIO DELLA PROVA**  
**→ NO FOGLI PERSONALI, NO TELEFONI, SMARTPHONE, ETC**

**SVOLGIMENTO DELLA PROVA:**

PER GLI STUDENTI DI "ARCHITETTURA DEI CALCOLATORI – A.A. 2015/16, 16/17, 17/18": es. N.1+2+3+7.

NOTA: per l'esercizio 7 dovranno essere consegnati DUE files: il file del programma VERILOG e il file relativo all'output (screenshot o copy/paste)

- 1) [19/38] Trovare il codice assembly MIPS corrispondente al seguente programma (**usando solo e unicamente istruzioni della tabella sottostante e rispettando le convenzioni di utilizzazione dei registri dell'assembly MIPS** riportate qua sotto per riferimento).

```

typedef struct node {
    struct node *next;
    int vertex;
}node;

int vi[10]={0,0,0,0,1,2,3,4,5,6};
int vj[10]={1,2,3,4,5,6,6,7,7};
node *G[20];
int visited[20];
int n=8;

void DFS(int i) {
    node *p;
    print_int(i);
    print_string(" ");
    p=G[i];
    visited[i]=1;
    while(p!=NULL) {
        if(!visited[i]) DFS(i);
        p=p->next;
    }
}


void insert(int vi,int vj) {
    node *p,*q;
    q=(node*)sbrk(sizeof(node));
    q->vertex=vj;
    q->next=NULL;
    if(G[vi]==NULL)
        G[vi]=q;
    else {
        p=G[vi];
        while(p->next!=NULL) p=p->next;
        p->next=q;
    }
}

void read_graph() {
    int i;
    for(i=0;i<n;i++) {
        G[i]=NULL;
        for(i=0;i<10;i++) insert(vi[i],vj[i]);
    }
}

int main() {
    int i;
    read_graph();
    for(i=0;i<n;i++) visited[i]=0;
    DFS(0);
    print_string("\n");
    exit(0);
}

```

- 2) [7/38] Si consideri una cache di dimensione 160B e a 5 vie di tipo write-back/write-non-allocate. La dimensione del blocco e' 8 byte, il tempo di accesso alla cache e' 4 ns e la penalita' in caso di miss e' pari a 40 ns, la politica di rimpiazzamento e' LRU. Il processore effettua i seguenti accessi in cache, ad indirizzi al byte: 927, 413, 63, 11, 40, 61, 15, 124, 822, 141, 16, 113, 16, 23, 91, 216, 31, 210, 11, 18, 31, 21. Tali accessi sono alternativamente letture e scritture. Per la sequenza data, ricavare il tempo medio di accesso alla cache, riportare i tag contenuti in cache al termine, i bit di modifica (se presenti) e la lista dei blocchi (ovvero il loro indirizzo) via via eliminati durante il rimpiazzamento ed inoltre in corrispondenza di quale riferimento il blocco e' eliminato.
- 3) [4/38] Rappresentare il numero 5/7 in un formato simile a IEEE-754 singola precisione ma supponendo di avere solo 4 bit per l'esponente anziche' 8 e solo 3 bit per la mantissa anziche' 23 (e un bit per il segno). L'arrotondamento deve essere effettuato al numero piu' vicino rappresentabile e in caso di equidistanza arrotondare al valore pari (round to nearest, ties to even).
- 4) Non assegnato  
 5) Non assegnato  
 6) Non assegnato
- 7) [8/38] **Realizzare** in Verilog (per studenti 2014 e anni precedenti --> v.nota finale) sia un contatore look-ahead-carry a 4-bit ottenuto collegando l'uscita S (opportunamente memorizzata su flip-flop-D) all'ingresso B di un sommatore look-ahead-carry mentre l'ingresso A e' fissato a 4'b0001. Realizzare la descrizione del circuito in Verilog e il relativo testbench: il clock ha un periodo di 10ns; il segnale \_reset e' attivo basso: resta alto per 5ns, basso per 20ns, e poi ritorna alto per 600ns. Il contatore inizia il conteggio producendo sull'uscita Q il valore binario 0000 quando il segnale di /reset e' attivato, appena disattivato il /reset il conteggio prosegue. **Tracciare il diagramma di temporizzazione** come verifica della correttezza dell'unità riportando i segnali clock, /reset, uscita Q e Cout (carry in uscita al contotare) per la durata complessiva (625ns). Nota: si può svolgere l'esercizio su carta oppure con ausilio del simulatore salvando una copia dell'output (diagramma temporale) e del programma Verilog su USB-drive del docente. (Per studenti 2014 e anni precedenti descrivere il comportamento di questa rete e disegnare l'intero diagramma di temporizzazione, come sopra specificato).



**Instructions**

Opcode+Funct(hexadecimal)	Instruction	Example	Meaning	Comments
00+20/00+21	<b>add</b>	<code>add/addu \$1,\$2,\$3</code>	\$1 = \$2 + \$3	(signed/unsigned) 3 operands; exception possible
00+22/00+23	<b>subtract</b>	<code>sub/subu \$1,\$2,\$3</code>	\$1 = \$2 - \$3	(signed/unsigned) 3 operands; exception possible
08/09	<b>add immediate</b>	<code>addi/addiu \$1,\$2,100</code>	\$1 = \$2 + 100	(signed/unsigned) + constant ; exception possible
00+18/00+19	<b>multiplication</b>	<code>mult/multu \$1,\$2</code>	Hi,Lo= \$1 x \$2	(signed/unsigned) 64-bit Product ; result in Hi,Lo
00+1A/00+1B	<b>division</b>	<code>div/divu \$1,\$2</code>	Hi= \$1 % \$2, Lo= \$1 / \$2	(signed/unsigned) division
00+10/00+12	<b>move from Hi / move from Lo</b>	<code>mfhi/mflo \$1</code>	\$1 = Hi (\$1 = Lo)	Create copy of Hi (Create a copy of Lo)
00+2A/00+2B	<b>set on less than</b>	<code>slt/sltu \$1,\$2,\$3</code>	if (\$2 < \$3) \$1 = 1; else \$1 = 0	(signed/unsigned) compare \$2 and \$3 (less than )
0A/0B	<b>set on less than immediate</b>	<code>slti/slтиu \$1,\$2,100</code>	if (\$2 < 100) \$1 = 1; else \$1 = 0	(signed/unsigned) compare \$2 and constant (less than)
00+24/25/26/27	<b>and / or / xor / nor</b>	<code>and/or/xor/nor \$1,\$2,\$3</code>	\$1 = \$2&\$3 / \$2 \$3 / !\$2 \$3	3 register operands; Logical AND/OR/XOR/NOR
OC/OD/0B	<b>and/or/xor immediate</b>	<code>andi/ori/xori \$1,\$2,100</code>	\$1 = \$2 & 100 / \$2   100 / \$2 ^ 100	Logical AND/OR/XOR register, constant
00+00	<b>shift left logical</b>	<code>sll \$1,\$2,10</code>	\$1 = \$2 << 10	Shift left by constant
00+02/00+03	<b>shift right</b> (l=logical,a=arithmetic)	<code>srl/sra \$1,\$2,10</code>	\$1 = \$2 >> 10	Shift right by constant (for arithmetic: sign is preserved)
23/20	<b>load word / load byte</b>	<code>lw/lb \$1,100(\$2)</code>	\$1 = Memory[\$2+100]	Data from memory to register
24	<b>load byte unsigned</b>	<code>lbu \$1,100(\$2)</code>	\$1 = Memory[\$2+100]	Data from mem, To reg.: no sign extension
2B/28	<b>store word / store byte</b>	<code>sw/sw \$1,100(\$2)</code>	Memory[\$2+100] = \$1	Data from register to memory
0F	<b>load upper immediate</b>	<code>lui \$1,0x1234</code>	\$1=0x1234'0000	load most significant 16 bits
PSEUDOINSTRUCTION	<b>load address</b>	<code>la \$1,var</code>	\$1 = &var	Load address of var (lui \$1,H16(&var);ori \$1,L16(&var)) H16/L16=high/low 16 bits of &var
02	<b>jump</b>	<code>j 10000</code>	go to 10000	Jump to target address
00+08	<b>jump register</b>	<code>jr \$31</code>	go to \$31	For switch, procedure return
03	<b>jump and link</b>	<code>jal 10000</code>	\$31 = PC + 4; go to 10000	For procedure call
04	<b>branch on equal</b>	<code>beq \$1,\$2,100</code>	if (\$1 == \$2) go to PC+4+100	Equal test; PC relative branch
05	<b>branch on not equal</b>	<code>bne \$1,\$2,100</code>	if (\$1 != \$2) go to PC+4+100	Not equal test; PC relative
00+0C	<b>syscall</b>	<code>syscall</code>	call OS service \$v0	See table of system calls below
10+10,rs=10	<b>rfe</b>	<code>rfe</code>	shift right (k,e) bits in STATUS reg	Exit Kernel Mode, Enable Interrupts
PSEUDOINSTRUCTION	<b>branch unconditional</b>	<code>b 100</code>	go to PC+4+100	PC relative branch (e.g., beq \$0,\$0,100)
PSEUDOINSTRUCTION	<b>no operation</b>	<code>nop</code>	do nothing	Do nothing (e.g. sll \$0,\$0,0)
30	<b>load-linked</b>	<code>ll \$1,100(\$2)</code>	\$1=Memory[\$2+100]	Read and start to monitor the given memory location
38	<b>store-conditional</b>	<code>sc \$1,100(\$2)</code>	Memory[\$2+100]= \$1 or →	return 0 if a coherence action happens since the previous ll (\$1 must be different from 0)
11+00 fmt=10/11	<b>add.s / add.d</b>	<code>add.x \$f0,\$f2,\$f4</code>	\$f0=\$2+\$f4	Single and double precision add
11+01 fmt=10/11	<b>sub.s / sub.d</b>	<code>sub.x \$f0,\$f2,\$f4</code>	\$f0=\$f2-\$f4	Single and double precision subtraction
11+02 fmt=10/11	<b>mul.s / mul.d</b>	<code>mul.x \$f0,\$f2,\$f4</code>	\$f0=\$2*\$f4	Single and double precision multiplication
11+03 fmt=10/11	<b>div.s / div.d</b>	<code>div.x \$f0,\$f2,\$f4</code>	\$f0=\$f2/\$f4	Single and double precision division
11+05 fmt=10/11	<b>abs.s / abs.d</b>	<code>abs.x \$f0,\$f2</code>	\$f0=ABS(\$f2)	Single and double precision absolute value
11+06 fmt=10/11	<b>mov.s / mov.d</b>	<code>mov.x \$f0,\$f2</code>	\$f0←\$f2	Single and double precision move
11+07 fmt=10/11	<b>neg.s / neg.d</b>	<code>neg.x \$f0,\$f2</code>	\$f0=-(\$f2)	Single and double precision opposite value
11+3C(31,32,3D,3E,3F)fmt=10/11	<b>c.lt.s / c.lt.d (ne,eq,gt,le,ge)</b>	<code>c.lt.x \$f0,\$f2</code>	Temp=( \$f0<\$f2)	Single and double: compare \$f0 and \$f2 <=!=>,<=>=
11+00 fmt=4/0	<b>move to/from coprocessor 1</b>	<code>mtc1/mfc1 \$1,\$f2</code>	\$f2=\$1 / \$1=\$f2	Move \$1 to/from Clreg. \$f2 (no conversion)
10+00 fmt=4/0	<b>move to/from coprocessor 0</b>	<code>mtco/mfco \$1,\$2</code>	\$c2=\$1 / \$1=\$c2	Move \$1 to/from C0 reg. \$f2 (no conversion)
11+00 fmt=6/2	<b>move to/from control reg of cop.1</b>	<code>ctc1/cfc1 \$1,\$cf2</code>	\$cf2=\$1 / \$1=\$cf2	Move \$1 to/from C1-CONTROL register
11 fmt=8,ft=1/0	<b>branch on true/false</b>	<code>bc1t/bc1f label</code>	If (Temp = true/false) go to label	Temp is 'Condition-Code'
31/39	<b>load/store floating point (32bit)</b>	<code>lwc1/swc1 \$f0,0(\$1)</code>	\$f0←Memory[\$1] / Memory[\$1]←\$f0	Data from FP (C1) register to memory
11+21,fmt=10/11+22,fmt=11	<b>convert from/to single to/from double</b>	<code>cvt.d.s/cvt.s.d \$f0,\$f2</code>	\$f0=(double)\$f2/\$f0=(single)\$f2	Type conversion
11+24,fmt=11/11+20	<b>convert from/to single to/from integer</b>	<code>cvt.w.s/cvt.s.w \$f1,\$f0</code>	\$f1=(int)\$f0 / \$f0=(single)\$f2	Type conversion

**Register Usage**

Name	Reg. Num.	Usage
<b>Zero</b>	0	The constant value 0
<b>\$s0-\$s7</b>	16-23	Saved
<b>St0-St9</b>	8-15,24-25	Temporaires

Name	Reg.Num.	Usage
<b>Sv0-Sv1</b>	2-3	Results
<b>Sfp,Ssp</b>	30,29	frame pointer, stack pointer
<b>Sra,Sgp</b>	31,28	return address, global pointer

Reg. Num.	Usage
<b>\$f0,\$f2</b>	Return values
<b>\$f12,\$f14</b>	Function arguments
<b>\$f20,\$f22,\$f24,\$f26,\$f28,\$f30</b>	Saved registers
<b>\$f4,\$f6,\$f8,\$f10,\$f16,\$f18</b>	Temporaries registers

**System calls**

Service Name	Service Num. (\$v0)	INPUT Arguments	OUTPUT Arguments
<b>print_int</b>	1	\$a0=integer to print	---
<b>print_float</b>	2	\$f12=float to print	---
<b>print_double</b>	3	(\$f12,\$f13)=double to print	---
<b>print_string</b>	4	\$a0=address of ASCIIIZ string to print	---
<b>read_int</b>	5	---	\$v0=integer
<b>read_float</b>	6	---	\$f0=float
<b>read_double</b>	7	---	\$f0-f1=double
<b>read_string</b>	8	\$a0=address of input buffer, \$a1=max characters to read	---
<b>sbrk</b>	9	\$a0=Number of bytes to be allocated	\$v0=pointer to the allocated memory
<b>exit</b>	10	---	---