

MODULO RETI LOGICHE: (v. sessione separata)

MODULO CALCOLATORI ELETTRONICI:

I SEGUENTI ESERCIZI VALGONO 50% DEL VOTO FINALE (40/80) PER ARCHITETTURA 1 E 66% DEL VOTO FINALE (40/60) PER ARCHITETTURA 1A. VALGONO 40/40 PER GLI ALTRI.

1. [16] Trovare il codice assembly MIPS corrispondente delle seguenti tre funzioni (**utilizzando solo e unicamente istruzioni dalla tabella sottostante**, rispettando le convenzioni di utilizzazione dei registri dell'assembly MIPS (riportate in calce).

```
void mm1(void *a, void *b, void *c, int m, int n)
{
    int i, j, k;
    float (*d)[n] = c, (*s1)[n] = a, (*s2)[m] = b, t;
    for (i = 0; i < m; i++) {
        for (j = 0; j < n; j++) {
            t = 0;
            for (k = 0; k < n; k++) {
                t = t + s1[i][k] * s2[k][j];
            }
            d[i][j] = t;
        }
    }
}

void mm2(void *a, void *b, void *c, int m, int n)
{
    int i, j, k;
    float (*d)[n] = c, (*s1)[n] = a, (*s2)[m] = b, t;
    for (i = 0; i < m; i++) {
        for (j = 0; j < n; j++) {
            d[i][j] = 0;
            for (k = 0; k < n; k++) {
                d[i][j] = d[i][j] + s1[i][k] * s2[k][j];
            }
        }
    }
}

void mm3(void *a, void *b, void *c, int m, int n)
{
    int i, j, k;
    float (*d)[n] = c, (*s1)[n] = a, (*s2)[m] = b, t;
    for (j = 0; j < n; j++) {
        for (i = 0; i < m; i++) {
            d[i][j] = 0;
            for (k = 0; k < n; k++) {
                d[i][j] = d[i][j] + s1[i][k] * s2[k][j];
            }
        }
    }
}
```

2. [4] Per le funzioni mm1, mm2, mm3 dell'esercizio precedente, supponendo che $m=3$, $n=5$ e le matrici a , b , c siano allocate a partire dall'indirizzo 0x1000, 0x2000, 0x3000 rispettivamente ricavare la lista dei riferimenti (traccia) generata da ciascuna di tali funzioni mentre fanno accesso alla memoria dati ($$sp=0x7000$ all'inizio di ognuna di tali funzioni). Per ogni riferimento indicare se l'operazione e' una lettura (R) o una scrittura (W).
3. [12] Si consideri una cache di dimensione 64B e a 2 vie di tipo write-back. La dimensione del blocco e' 16 byte, il tempo di accesso alla cache e' 1 ns e la penalita' in caso di miss e' pari a 40 ns, la politica di rimpiazzamento e' LRU. Il processore effettua le tre sequenze di accesso (tracce) identificate all'esercizio precedente. Per ognuna delle tre sequenze ricavare il tempo medio di accesso alla cache, riportare i tag contenuti in cache al termine e la lista dei blocchi (ovvero il loro indirizzo) via via eliminati durante il rimpiazzamento ed inoltre in corrispondenza di quale riferimento il blocco e' eliminato.
4. [2] Confrontare numericamente le prestazioni ottenute dalle tre funzioni su un calcolatore con frequenza di clock pari a 1GHz, considerando in particolare i tempi di accesso medi ottenuti nell'esercizio precedente. Quale delle tre funzioni e piu' performante e quale meno?
5. [6] Illustrare la differenza fra i formati di istruzioni di tipo R, I e J nel microprocessore MIPS: perche' si rendono necessari piu' formati di istruzione? Quali sono i valori minimo e massimo dell'immediato nell'istruzione Branch e cosa significa tale valore immediato? Quali sono i valori minimo e massimo dell'immediato nell'istruzione Jump e cosa significa tale valore immediato?

Instructions

Instruction	Example	Meaning	Comments
add	add \$1,\$2,\$3	$$1 = \$2 + \$3$	3 operands; exception possible
subtract	sub \$1,\$2,\$3	$$1 = \$2 - \$3$	3 operands; exception possible
add immediate	addi \$1,\$2,100	$$1 = \$2 + 100$	+ constant; exception possible
subtract immediate	subi \$1,\$2,100	$$1 = \$2 - 100$	- constant; exception possible
Multiplication	mult \$1, \$2	$Hi,Lo = \$1 \times \2	64-bit Signed Product ; result in Hi,Lo
Division	div \$1, \$2	$Hi = \$1 \% \$2, Lo = \$1 / \2	Signed division
move from Hi	mfhi \$1	$\$1 = Hi$	Create copy of Hi
move from Lo	mflo \$1	$\$1 = Lo$	Create copy of Lo
and	and \$1,\$2,\$3	$\$1 = \$2 \& \$3$	3 register operands; Logical AND
or	or \$1,\$2,\$3	$\$1 = \$2 \$3$	3 register operands; Logical OR
nor	nor \$1,\$2,\$3	$\$1 = !(\$2 \$3)$	3 register operands; Logical NOR
xor	xor \$1,\$2,\$3	$\$1 = \$2 ^ \$3$	3 register operands; Logical XOR
and immediate	andi \$1,\$2,100	$\$1 = \$2 \& 100$	Logical AND register, constant
or immediate	ori \$1,\$2,100	$\$1 = \$2 100$	Logical OR register, constant
xor immediate	xori \$1,\$2,100	$\$1 = \$2 ^ 100$	Logical XOR register, constant
shift left logical	sll \$1,\$2,10	$\$1 = \$2 << 10$	Shift left by constant
shift right logical	srl \$1,\$2,10	$\$1 = \$2 >> 10$	Shift right by constant
load word	lw \$1,100(\$2)	$\$1 = \text{Memory}[\$2+100]$	Data from memory to register

load byte	lb	\$1,100(\$2)	\$1 = Memory[\$2+100]	Data from memory to register
load byte unsigned	lbu	\$1,100(\$2)	\$1 = Memory[\$2+100]	Data from mem. to reg.; no sign extension
store word	sw	\$1,100(\$2)	Memory[\$2+100] = \$1	Data from register to memory
store byte	sb	\$1,100(\$2)	Memory[\$2+100] = \$1	Data from register to memory
load address	la	\$1,var	\$1 = &var	Load variable address
branch unconditional	b	100	go to PC+4+100	PC relative branch
branch on equal	beq	\$1,\$2,100	if (\$1 == \$2) go to PC+4+100	Equal test; PC relative branch
branch on not equal	bne	\$1,\$2,100	if (\$1 != \$2) go to PC+4+100	Not equal test; PC relative
set on less than	slt	\$1,\$2,\$3	if (\$2 < \$3) \$1 = 1; else \$1 = 0	Compare less than; 2's complement
set on less than immediate	slti	\$1,\$2,100	if (\$2 < 100) \$1 = 1; else \$1 = 0	Compare < constant; 2's complement
set on less than unsigned	sltu	\$1,\$2,\$3	if (\$2 < \$3) \$1 = 1; else \$1 = 0	Compare less than; natural number
set on less than imm. unsigned	sltiu	\$1,\$2,100	if (\$2 < 100) \$1 = 1; else \$1 = 0	Compare constant; natural number
jump	j	10000	go to 10000	Jump to target address
jump register	jr	\$31	go to \$31	For switch, procedure return
jump and link	jal	10000	\$31 = PC + 4; go to 10000	For procedure call
add.s add.d	add.x	\$f0,f2,\$f4	\$f0=\$f2+\$f4	Single and double precision add
sub.s sub.d	add.x	\$f0,f2,\$f4	\$f0=\$f2-\$f4	Single and double precision subtraction
mul.s mul.d	mul.x	\$f0,f2,\$f4	\$f0=\$f2*\$f4	Single and double precision multiplication
div.s div.d	div.x	\$f0,f2,\$f4	\$f0=\$f2/\$f4	Single and double precision division
mov.s mov.d	mov.x	\$f0,\$f2	\$f0←\$f2	Single and double precision move
abs.s abs.d	abs.x	\$f0,\$f2	\$f0=ABS(\$f2)	Single and double precision absolute value
neg.s neg.d	neg.x	\$f0,\$f2	\$f0=-(\$f2)	Single and double precision absolute value
c.lt.s c.lt.d (eq.ne.le.gt.ge)	c.lt.x	\$f0,\$f2	Temp=(f0<\$f2)	Single and double: compare \$f0 and \$f2 <,-!,<,>,>=
mtc1 (mfc1)	mtc1	\$1,\$f2	\$f2=\$1	Data from gen.reg. to C1 reg. (no conversion) (and viceversa)
branch on false	bc1f	label	If (Temp == false) go to label	Temp is 'Condition-Code'
branch on true	bc1t	label	If (Temp == true) go to label	Temp is 'Condition-Code'
load floating point (32bit)	lwc1	\$f0,0(\$1)	\$f0←Memory[\$1]	
store floating point (32bit)	swc1	\$f0,0(\$1)	Memory[\$1]←\$f0	
convert single into double	cvt.d.s	\$f0,\$f2	\$f0=(double)\$f2	Also cvt.s.d (viceversa)
convert single into integer	cvt.w.s	\$f1,\$f0	\$f1=(int)\$f0	Also cvt.s.w (viceversa)

Register Usage

Name	Register Num.	Usage	Name	Register Num.	Usage	Name	Usage
\$zero	0	The constant value 0	\$v0-\$v1	2-3	Results	\$f0, \$f1, ..., \$f31	Single precision floating point registers
\$s0-\$s7	16-23	Saved	\$fp, \$sp	30,29	frame pointer, stack pointer	\$f0, \$f2, ..., \$f30	Double precision floating point registers
\$t0-\$t9	8-15,24-25	Temporaires	\$ra, \$gp	31,28	return address, global pointer		
\$a0-\$a3	4-7	Arguments	\$k0-\$k1	26,27	Kernel usage		

System calls

Service Name	Service Num. (\$v0)	INPUT Arguments	OUTPUT Arguments
print_int	1	\$a0=integer to print	---
print_float	2	\$f12=float to print	---
print_double	3	(\$f12,\$f13)=double to print	---
print_string	4	\$a0=address of ASCIIIZ string to print	---
read_int	5	---	\$v0=integer
read_float	6	---	\$f0=float
read_double	7	---	\$f0-f1=double
read_string	8	\$a0=address of input buffer, \$a1=max characters to read	
sbrk	9	\$a0=Number of bytes to be allocated	\$v0=pointer to the allocated memory
exit	10	---	---