

## MODULO RETI LOGICHE:

I SEGUENTI ESERCIZI VALGONO 50% DEL VOTO FINALE (40/80) PER GLI INFORMATICI (ARCHITETTURA 1) E (1 E 2) IL 33% DEL VOTO FINALE (20/60) PER GLI ALTRI (ARCHITETTURA 1A)

**Esercizio 1**

Date le funzioni:

$$f_1 = \sum_4(0,2,3,5,7,9,10,11,13,14)$$

$$f_2 = \prod_4(1,2,3,5,6,8,9,12,13,15)$$

disegnare una rete per la loro esecuzione costituita da un solo multiplexer a quattro ingressi, due bit/ingresso ed una costituita da multiplexer, sempre a quattro ingressi e due bit/ingresso, quanti sono ritenuti necessari.

Valutare le due soluzioni rispetto alla *velocità di risposta* in termini di numero massimo di ritardi porta, sapendo che un multiplexer ha un ritardo pari a due; rispetto alla *complessità* come numero complessivo di porte logiche; alla *flessibilità*, ossia alla possibilità di adattare ciascuna soluzione a funzioni diverse da quelle date con il minimo numero di modifiche da apportare al circuito.


**Esercizio 2**

Un registro di 4 bit, basato su flip-flop di tipo D e con ingressi e uscite paralleli, deve funzionare alternando i seguenti passi:

1) eseguire il preset di un qualsiasi valore compreso tra 0 e 15 applicato agli ingressi; per questa operazione il segnale di *load* deve rimanere alto per due periodi di clock e a tale scopo viene utilizzato il circuito illustrato in figura.

2) decrementare fino a zero il valore precaricato con il passo 1); questa operazione è avviata attraverso la pressione di un pulsante di *start*. Quando viene raggiunto il valore 0, il contatore si ferma ed ogni ulteriore funzionamento avviene con la ripetizione del passo 1) seguito dal passo 2). Il conteggio deve avvenire in sincronismo con il clock.

Progettare la logica necessaria per il funzionamento del registro richiesto ed analizzare il circuito in figura, tenendo in debita considerazione il ritardo indicato con  $\delta$ .



## MODULO CALCOLATORI ELETTRONICI:

I SEGUENTI ESERCIZI VALGONO 50% DEL VOTO FINALE (40/80) PER ARCHITETTURA 1 E 66% DEL VOTO FINALE (40/60) PER ARCHITETTURA 1A. VALGONO 40/40 PER GLI ALTRI.

- [9] Si consideri una cache di dimensione 160B e a 5 vie di tipo write-back. La dimensione del blocco e' 8 byte, il tempo di accesso alla cache e' 4 ns e la penalita' in caso di miss e' pari a 40 ns, la politica di rimpiazzamento e' LRU. Il processore effettua i seguenti accessi in cache, ad indirizzi al byte: 123, 639, 327, 679, 878, 639, 133, 654, 125, 454, 122, 654, 939, 626, 954, 724, 254, 829, 154, 828, 194. Tali accessi sono alternativamente letture e scritture. Per la sequenza data, ricavare il tempo medio di accesso alla cache, riportare i tag contenuti in cache al termine e la lista dei blocchi (ovvero il loro indirizzo) via via eliminati durante il rimpiazzamento ed inoltre in corrispondenza di quale riferimento il blocco e' eliminato.
- [5] Rappresentare in double precision IEEE-754, il valore  $480/7$  arrotondato al valore piu' vicino.
- [16] Trovare il codice assembly MIPS corrispondente del seguente programma (**utilizzando solo e unicamente istruzioni dalla tabella sottostante**), **rispettando le convenzioni di utilizzazione dei registri dell'assembly MIPS** (riportate in calce). In alternativa, si usi l'assembly x86 anziche' MIPS. Le funzioni non definite sono da considerare esterne al programma.

```

void transpose(void *dest, void *src, int src_h, int src_w)
{
    int i, j;
    double (*d)[src_h] = dest, (*s)[src_w] = src;
    for (i = 0; i < src_h; i++)
        for (j = 0; j < src_w; j++)
            d[j][i] = s[i][j];
}

int main()
{
    int i, j;
    double a[3][5] = {{ 0, 1, 2, 3, 4 },
                      { 5, 6, 7, 8, 9 },
                      { 1, 0, 0, 0, 42}};
    double b[5][3];
    transpose(b, a, 3, 5);

    for (i = 0; i < 5; i++)
        for (j = 0; j < 3; j++) {
            print_double(b[i][j]);
            if (j==2) print_string("\n"); else print_string(" ");
        }
    return 0;
}

```

