

MODULO RETI LOGICHE:

I SEGUENTI ESERCIZI VALGONO 50% DEL VOTO FINALE (40/80) PER GLI INFORMATICI (ARCHITETTURA 1) E (1 E 2) IL 33% DEL VOTO FINALE (20/60) PER GLI ALTRI (ARCHITETTURA 1A)

Esercizio 1

Progettare un contatore modulo 10 in grado di incrementare, decrementare, essere precaricato con un qualsiasi valore numerico tra 0 e 9.

NOTA: Il progetto consisterà essenzialmente nell'utilizzo di un contatore ripple carry a quattro stadi pilotato in maniera opportuna con multiplexer a 5 ingressi e logica combinatoria per il controllo di questi ultimi.

Esercizio 2

Una rete sequenziale deve riconoscere, in un flusso continuo di coppie di bit su due ingressi x_1 e x_2 , sequenze della forma 11 10 00 01 11 interallacciate.

- Dire sotto quali vincoli sugli ingressi la rete può essere di tipo asincrono e sotto quali può essere di tipo sincronizzato.
- Disegnare la tabella di flusso sia per la versione asincrona che per quella sincronizzata.
- Completare il progetto della versione asincrona (opzionale).

NOTA: non si fanno eccezioni circa l'eventualità di transizioni simultanee degli ingressi.

MODULO CALCOLATORI ELETTRONICI:

I SEGUENTI ESERCIZI VALGONO 50% DEL VOTO FINALE (40/80) PER ARCHITETTURA 1 E 66% DEL VOTO FINALE (40/60) PER ARCHITETTURA 1A. VALGONO 40/40 PER GLI ALTRI.

- [18] Trovare il codice assembly MIPS corrispondente del seguente programma (**utilizzando solo e unicamente istruzioni dalla tabella sottostante**), **rispettando le convenzioni di utilizzazione dei registri dell'assembly MIPS** (riportate in calce, per riferimento). In alternativa, si usi l'assembly x86 anziché MIPS. Le funzioni non definite sono da considerare funzioni esterne al programma. `sqrt` è una funzione di una libreria esterna.

```

typedef struct _node {
    void *data;
    struct _node *next;
} Node;

typedef struct _linkedList {
    Node *head;
    Node *tail;
    Node *current;
} LinkedList;

void addHead(LinkedList *list, void* data) {
    Node *node = (Node*) malloc(sizeof(Node));
    node->data = data;
    if (list->head == NULL) {
        list->tail = node;
        node->next = NULL;
    } else {
        node->next = list->head;
    }
    list->head = node;
}

typedef LinkedList Stack;

void initializeStack(Stack *stack) {
    initializeList(stack);
}

void push(Stack *stack, void* data) {
    addHead(stack, data);
}

void *pop(Stack *stack) {
    Node *node = stack->head;
    if (node == NULL) {
        return NULL;
    } else if (node == stack->tail) {
        stack->head = stack->tail = NULL;
        void *data = node->data;
        free(node);
        return data;
    } else {
        stack->head = stack->head->next;
        void *data = node->data;
        free(node);
        return data;
    }
}

int main() {
    void *samuel, *sally, *susan;
    int i;
    Stack stack;
    initializeStack(&stack);
    push(&stack, samuel);
    push(&stack, sally);
    push(&stack, susan);
    void *employee;
    for(i=0; i<4; i++) {
        employee = pop(&stack);
        printf("Popped %d\n", employee);
    }
}

```

- [7] Si consideri una cache di dimensione 80B e a 5 vie di tipo write-back. La dimensione del blocco è 8 byte, il tempo di accesso alla cache è 4 ns e la penalità in caso di miss è pari a 40 ns, la politica di rimpiazzamento è LRU. Il processore effettua i seguenti accessi in cache, ad indirizzi al byte: 823, 639, 827, 679, 878, 639, 833, 654, 125, 854, 122, 854, 939, 826, 954, 824, 254, 829, 154, 828, 854. Tali accessi sono alternativamente letture e scritture. Per la sequenza data, ricavare il tempo medio di accesso alla cache, riportare i tag contenuti in cache al termine e la lista dei blocchi (ovvero il loro indirizzo) via via eliminati durante il rimpiazzamento ed inoltre in corrispondenza di quale riferimento il blocco è eliminato.

3. [5] Spiegare il funzionamento della paginazione a 3 livelli, facendo riferimento ad un diagramma architetturale dettagliato e ad un esempio numerico nel caso di indirizzi virtuali a 64 bit.
4. [4] Spiegare il significato del delay slot nel processor MIPS con pipeline.
5. [6] Descrivere in formalismo C-like o Assembly MIPS come avviene l'operazione di ingresso di un pacchetto dati da rete in modalita' a polling.

Instructions

| Instruction | Example | Meaning | Comments |
|--------------------------------|----------------------|--------------------------------------|---|
| add | add \$1,\$2,\$3 | \$1 = \$2 + \$3 | 3 operands; exception possible |
| subtract | sub \$1,\$2,\$3 | \$1 = \$2 - \$3 | 3 operands; exception possible |
| add immediate | addi \$1,\$2,100 | \$1 = \$2 + 100 | + constant; exception possible |
| subtract immediate | subi \$1,\$2,100 | \$1 = \$2 - 100 | - constant; exception possible |
| multiplication | mult \$1,\$2 | Hi,Lo= \$1 x \$2 | 64-bit Signed Product ; result in Hi,Lo |
| division | div \$1,\$2 | Hi= \$1 % \$2, Lo = \$1 / \$2 | Signed division |
| move from Hi | mfhi \$1 | \$1 = Hi | Create copy of Hi |
| move from Lo | mflo \$1 | \$1 = Lo | Create copy of Lo |
| and | and \$1,\$2,\$3 | \$1 = \$2 & \$3 | 3 register operands; Logical AND |
| or | or \$1,\$2,\$3 | \$1 = \$2 \$3 | 3 register operands; Logical OR |
| nor | nor \$1,\$2,\$3 | \$1 = !(\$2 \$3) | 3 register operands; Logical NOR |
| xor | xor \$1,\$2,\$3 | \$1 = \$2 ^ \$3 | 3 register operands; Logical XOR |
| and immediate | andi \$1,\$2,100 | \$1 = \$2 & 100 | Logical AND register, constant |
| or immediate | ori \$1,\$2,100 | \$1 = \$2 100 | Logical OR register, constant |
| xor immediate | xori \$1,\$2,100 | \$1 = \$2 ^ 100 | Logical XOR register, constant |
| shift left logical | sll \$1,\$2,10 | \$1 = \$2 << 10 | Shift left by constant |
| shift right logical | srl \$1,\$2,10 | \$1 = \$2 >> 10 | Shift right by constant |
| load word | lw \$1,100(\$2) | \$1 = Memory[\$2+100] | Data from memory to register |
| load byte | lb \$1,100(\$2) | \$1 = Memory[\$2+100] | Data from memory to register |
| load byte unsigned | lbu \$1,100(\$2) | \$1 = Memory[\$2+100] | Data from mem. to reg.; no sign extension |
| store word | sw \$1,100(\$2) | Memory[\$2+100] = \$1 | Data from register to memory |
| store byte | sb \$1,100(\$2) | Memory[\$2+100] = \$1 | Data from register to memory |
| load address | la \$1,var | \$1 = &var | Load variable address |
| branch on equal | beq \$1,\$2,100 | if (\$1 == \$2) go to PC+4+100 | Equal test; PC relative branch |
| branch on not equal | bne \$1,\$2,100 | if (\$1 != \$2) go to PC+4+100 | Not equal test; PC relative |
| set on less than | slt \$1,\$2,\$3 | if (\$2 < \$3) \$1 = 1; else \$1 = 0 | Compare less than; 2's complement |
| set on less than immediate | slti \$1,\$2,100 | if (\$2 < 100) \$1 = 1; else \$1 = 0 | Compare < constant; 2's complement |
| set on less than unsigned | sltu \$1,\$2,\$3 | if (\$2 < \$3) \$1 = 1; else \$1 = 0 | Compare less than; natural number |
| set on less than imm. unsigned | sltiu \$1,\$2,100 | if (\$2 < 100) \$1 = 1; else \$1 = 0 | Compare constant; natural number |
| jump | j 10000 | go to 10000 | Jump to target address |
| jump register | jr \$31 | go to \$31 | For switch, procedure return |
| jump and link | jal 10000 | \$31 = PC + 4; go to 10000 | For procedure call |
| add.s add.d | add.x \$F0,\$F2,\$F4 | \$F0=\$F2+\$F4 | Single and double precision add |
| sub.s sub.d | add.x \$F0,\$F2,\$F4 | \$F0=\$F2-\$F4 | Single and double precision subtraction |
| mul.s mul.d | mul.x \$F0,\$F2,\$F4 | \$F0=\$F2*\$F4 | Single and double precision multiplication |
| div.s div.d | div.x \$F0,\$F2,\$F4 | \$F0=\$F2/\$F4 | Single and double precision division |
| mov.s mov.d | mov.x \$F0,\$F2 | \$F0<=\$F2 | Single and double precision move |
| abs.s abs.d | abs.x \$F0,\$F2 | \$F0=ABS(\$F2) | Single and double precision absolute value |
| neg.s neg.d | neg.x \$F0,\$F2 | \$F0= -(\$F2) | Single and double precision absolute value |
| c.lt.s c.lt.d (eq.ne.le.gt.ge) | c.lt.x \$F0,\$F2 | Temp=(\$F0<\$F2) | Single and double: compare \$f0 and \$f2 <,<=,>,>= |
| mtcl (mfc1) | mtcl \$1,\$F2 | \$F2=\$1 | Data from gen.reg. to C1 reg. (no conversion) (and viceversa) |
| branch on false | bclf label | If (Temp == false) go to label | Temp is 'Condition-Code' |
| branch on true | bclt label | If (Temp == true) go to label | Temp is 'Condition-Code' |
| load floating point (32bit) | lwc1 \$F0,0(\$1) | \$F0<=Memory[\$1] | |
| store floating point (32bit) | swc1 \$F0,0(\$1) | Memory[\$1]<=\$F0 | |
| convert single into double | cvt.d.s \$F0,\$F2 | \$F0=(double)\$F2 | Also cvt.s.d (viceversa) |
| convert single into integer | cvt.w.s \$F1,\$F0 | \$F1=(int)\$F0 | Also cvt.s.w (viceversa) |

Register Usage

| Name | Register Num. | Usage |
|-----------|---------------|----------------------|
| \$zero | 0 | The constant value 0 |
| \$s0-\$s7 | 16-23 | Saved |
| \$t0-\$t9 | 8-15,24-25 | Temporaires |
| \$a0-\$a3 | 4-7 | Arguments |

| Name | Register Num. | Usage |
|------------|---------------|--------------------------------|
| \$v0-\$v1 | 2-3 | Results |
| \$fp, \$sp | 30,29 | frame pointer, stack pointer |
| \$ra, \$gp | 31,28 | return address, global pointer |
| \$k0-\$k1 | 26,27 | Kernel usage |

| Name | Usage |
|------------------------|---|
| \$f0, \$f1, ..., \$f31 | Single precision floating point registers |
| \$f0, \$f2, ..., \$f30 | Double precision floating point registers |

System calls

| Service Name | Service Num. (\$v0) | INPUT Arguments | OUTPUT Arguments |
|--------------|---------------------|---------------------------------------|--------------------------------------|
| print_int | 1 | \$a0=integer to print | --- |
| print_float | 2 | \$f12=float to print | --- |
| print_double | 3 | (\$f12,\$f13)=double to print | --- |
| print_string | 4 | \$a0=address of ASCII string to print | --- |
| sbrk | 9 | \$a0=Number of bytes to be allocated | \$v0=pointer to the allocated memory |