

MODULO RETI LOGICHE:

I SEGUENTI ESERCIZI VALGONO 50% DEL VOTO FINALE (40/80) PER GLI INFORMATICI (ARCHITETTURA 1) E (1 E 2) IL 33% DEL VOTO FINALE (20/60) PER GLI ALTRI (ARCHITETTURA 1A)

Esercizio 1

Una rete sequenziale con due ingressi, x_1 e x_2 , ed una uscita z funziona nel seguente modo. Se all'ingresso x_2 si presenta un 1 al presentarsi all'ingresso x_1 di un bit ad 1 che segue almeno altri tre bit pure di valore 1 non necessariamente consecutivi, l'uscita diventa 1 e rimane tale fino al primo 1 successivo su x_1 con x_2 uguale a 0, allorché ritorna a 0. Progettare la rete con FF JK.

Esempio: x_1 ...0010110000101000110110011...
 x_2 ...00000000000001010000100111...
 z ...00000000000001111000100011...

Esercizio 2

Progettare un contatore asincrono a quattro stadi che conta secondo la sequenza ciclica: ... 0 1 2 3 4
 6 8 10 11 12 13 14 15 0

MODULO CALCOLATORI ELETTRONICI:

I SEGUENTI ESERCIZI VALGONO 50% DEL VOTO FINALE (40/80) PER ARCHITETTURA 1 E 66% DEL VOTO FINALE (40/60) PER ARCHITETTURA 1A. VALGONO 40/40 PER GLI ALTRI.

- [18] Trovare il codice assembly MIPS corrispondente del seguente programma (**utilizzando solo e unicamente istruzioni dalla tabella sottostante, rispettando le convenzioni di utilizzazione dei registri dell'assembly MIPS** (riportate in calce, per riferimento). In alternativa, si usi l'assembly x86 anziche' MIPS. Le funzioni non definite sono da considerare funzioni esterne al programma. `sqrt` e' una funzione di una libreria esterna.

```

void printmat(char *name, double *x, int m) {
    int i;
    print_string(name);
    print_string("[" );
    print_int(m);
    print_string("]=\n");
    for (i = 0; i < m; ++i) {
        print_double(x[i]);
        print_string(" ");
    }
    print_string("\n");
}

double X[100];

double *cholesky(double *A, int n) {
    double *L, s;
    int i, j, k;

    L = (double*)malloc(n * n * sizeof(double));
    if (L == 0) exit(-1);

    for (j = 0; j < n; j++) {
        s = 0;
        for (k = 0; k < j; k++) {
            s += L[j * n + k] * L[j * n + k];
        }
        L[j * n + j] = (1.0 / L[j * n + j] * (A[i * n +
j] - s));
    }
    return L;
}

int main() {
    double *R;
    int i, j;
    for (i = 0; i < 100; ++i) {
        j = (i * i + 3) % 199;
        X[i] = (double)(1 + i + j);
    }
    printmat("X", X, 100);
    R = cholesky(X, 10);
    printmat("R", R, 100);
}

```

- [7] Si consideri una cache di dimensione 48B e a 3 vie di tipo write-back. La dimensione del blocco e' 4 byte, il tempo di accesso alla cache e' 4 ns e la penalita' in caso di miss e' pari a 40 ns, la politica di rimpiazzamento e' LRU. Il processore effettua i seguenti accessi in cache, ad indirizzi al byte: 723, 339, 327, 379, 778, 139, 333, 754, 725, 354, 322, 354, 739, 126, 754, 324, 354, 729, 354, 328, 354. Tali accessi sono alternativamente letture e scritture. Per la sequenza data, ricavare il tempo medio di accesso alla cache, riportare i tag contenuti in cache al termine e la lista dei blocchi (ovvero il loro indirizzo) via via eliminati durante i 1 rimpiazzamento ed inoltre in corrispondenza di quale riferimento il blocco e' eliminato..
- [5] Spiegare il funzionamento della paginazione inversa, facendo riferimento ad un diagramma architettonicale dettagliato e ad un esempio numerico.
- [4] Spiegare il significato del "machine epsilon" e fornirne il valore nel caso di IEEE-754 doppia precisione.
- [6] Descrivere in formalismo C-like o Assembly MIPS come avviene l'operazione di ingresso di un pacchetto dati da rete in modalita' DMA.

Instructions

Instruction	Example	Meaning	Comments
add	add \$1,\$2,\$3	\$1 = \$2 + \$3	3 operands; exception possible
subtract	sub \$1,\$2,\$3	\$1 = \$2 - \$3	3 operands; exception possible
add immediate	addi \$1,\$2,100	\$1 = \$2 + 100	+ constant; exception possible
subtract immediate	subi \$1,\$2,100	\$1 = \$2 - 100	- constant; exception possible
multiplication	mult \$1,\$2	Hi,Lo= \$1 x \$2	64-bit Signed Product ; result in Hi,Lo
division	div \$1, \$2	Hi= \$1 % \$2, Lo = \$1 / \$2	Signed division
move from Hi	mfhi \$1	\$1 = Hi	Create copy of Hi
move from Lo	mflo \$1	\$1 = Lo	Create copy of Lo
and	and \$1,\$2,\$3	\$1 = \$2 & \$3	3 register operands; Logical AND
or	or \$1,\$2,\$3	\$1 = \$2 \$3	3 register operands; Logical OR
nor	nor \$1,\$2,\$3	\$1 = !(S2 S3)	3 register operands; Logical NOR
xor	xor \$1,\$2,\$3	\$1 = \$2 ^ \$3	3 register operands; Logical XOR
and immediate	andi \$1,\$2,100	\$1 = \$2 & 100	Logical AND register, constant
or immediate	ori \$1,\$2,100	\$1 = \$2 100	Logical OR register, constant
xor immediate	xori \$1,\$2,100	\$1 = \$2 ^ 100	Logical XOR register, constant
shift left logical	sll \$1,\$2,10	\$1 = \$2 << 10	Shift left by constant
shift right logical	srl \$1,\$2,10	\$1 = \$2 >> 10	Shift right by constant
load word	lw \$1,100(\$2)	\$1 = Memory[\$2+100]	Data from memory to register
load byte	lb \$1,100(\$2)	\$1 = Memory[\$2+100]	Data from memory to register
load byte unsigned	lbu \$1,100(\$2)	\$1 = Memory[\$2+100]	Data from mem. to reg; no sign extension
store word	sw \$1,100(\$2)	Memory[\$2+100] = \$1	Data from register to memory
store byte	sb \$1,100(\$2)	Memory[\$2+100] = \$1	Data from register to memory
load address	la \$1,var	\$1 = &var	Load variable address
branch on equal	beq \$1,\$2,100	if(\$1 == \$2) go to PC+4+100	Equal test; PC relative branch
branch on not equal	bne \$1,\$2,100	if(\$1 != \$2) go to PC+4+100	Not equal test; PC relative
set on less than	slt \$1,\$2,\$3	if(\$2 < \$3) \$1 = 1; else \$1 = 0	Compare less than; 2's complement
set on less than immediate	slti \$1,\$2,100	if(\$2 < 100) \$1 = 1; else \$1 = 0	Compare < constant; 2's complement
set on less than unsigned	sltu \$1,\$2,\$3	if(\$2 < \$3) \$1 = 1; else \$1 = 0	Compare less than; natural number
set on less than imm. unsigned	sltiu \$1,\$2,100	if(\$2 < 100) \$1 = 1; else \$1 = 0	Compare constant; natural number
jump	j 10000	go to 10000	Jump to target address
jump register	jr \$31	go to \$31	For switch, procedure return
jump and link	jal 10000	\$31 = PC + 4; go to 10000	For procedure call
add.s add.d	add.x \$f0,\$f2,\$f4	\$0=\$2+\$4	Single and double precision add
sub.s sub.d	add.x \$f0,\$f2,\$f4	\$f0=\$2-\$4	Single and double precision subtraction
mul.s mul.d	mul.x \$f0,\$f2,\$f4	\$0=\$2*\$4	Single and double precision multiplication
div.s div.d	div.x \$f0,\$f2,\$f4	\$0=\$2/\$4	Single and double precision division
mov.s mov.d	mov.x \$f0,\$f2	\$f0=<\$2	Single and double precision move
abs.s abs.d	abs.x \$f0,\$f2	\$0=ABS(\$f2)	Single and double precision absolute value
neg.s neg.d	neg.x \$f0,\$f2	\$f0= - (\$f2)	Single and double precision absolute value
c.lt.s c.lt.d (eq,ne,le,gt,ge)	c.lt.x \$f0,\$f2	Temp=(\\$f0<\\$f2)	Single and double: compare \$f0 and \$f2 <=,!=,<=,>,>=
mtc1 (mfc1)	mtc1 \$1,\$f2	\$f2=\$1	Data from gen.reg to C1 reg. (no conversion) (and viceversa)
branch on false	bc1f label	If (Temp = false) go to label	Temp is 'Condition-Code'
branch on true	bc1t label	If (Temp = true) go to label	Temp is 'Condition-Code'
load floating point (32bit)	lwcl \$f0,0(\$1)	\$f0=<Memory[\$1]	
store floating point (32bit)	swcl \$f0,0(\$1)	Memory[\$1]<=\$0	
convert single into double	cvt.d.s \$f0,\$f2	\$f0=(double)\$f2	Also cvt.s.d (viceversa)
convert single into integer	cvt.w.s \$f1,\$f0	\$f1=(int)\$f0	Also cvt.s.w (viceversa)

Register Usage

Name	Register Num.	Usage
\$zero	0	The constant value 0
\$s0-\$s7	16-23	Saved
\$t0-\$t9	8-15,24-25	Temporaires
\$a0-\$a3	4-7	Arguments

Name	Register Num.	Usage
\$v0-\$v1	2-3	Results
\$fp, \$sp	30,29	frame pointer, stack pointer
\$ra, \$gp	31,28	return address, global pointer
\$k0-\$k1	26,27	Kernel usage

Name	Usage
\$f0, \$f1, ..., \$f31	Single precision floating point registers
\$f10, \$f12, ..., \$f30	Double precision floating point registers

System calls

Service Name	Service Num. (\$v0)	INPUT Arguments	OUTPUT Arguments
print_int	1	\$a0=integer to print	---
print_float	2	\$f12=float to print	---
print_double	3	(\$f12,\$f13)=double to print	---
print_string	4	\$a0=address of ASCII string to print	---
srk	9	\$a0=Number of bytes to be allocated	\$v0=pointer to the allocated memory