| |
 REGISTRAZIONE SU QUESTO SITO
AVVISO #3:
PER CHI HA UN VOTO DI AMMISSIONE ALL'ORALE >=18/30 E' POSSIBILE SVOLGERE L'ORALE IN PRE-APPELLO NELLE SEGUENTI DATE (orario da concordare):
15/16 dicembre, 12/13 gennaio, 16 gennaio, 19 gennaio (preferibilmente il lunedi).
- URGENTE: si prega di registrarsi su questo sito, quanto prima: per restare in contatto mi occorrono le vostre email! Inoltre per l'accesso al materiale didattico e' necessario utilizzare le credenziali di accesso ottenute su questo sito.
AVVISO:
LA LEZIONE DEL MERCOLEDI E'SPOSTATA IN AULA 145 (anziche' CD).
AVVISO #2:
LA LEZIONE DI MERCOLEDI 29-10-2025 E'SPOSTATA IN AULA 124 (anziche' 145 -- NOTA BENE: SOLO PER il 29-10-2025).
|
|
BENVENUTI al sito del corso di ARCHITETTURA DEI CALCOLATORI 2025-2026
|
|
INIZIO CORSO
- Questo corso e' iniziato (regolarmente, in presenza) il 01-10-2025 alle ore 09:00.
- Il corso si svolge in presenza. Per coloro che non possono seguire in presenza, è possibile presentare il programma 2020-21 di cui sono anche disponibili le videolezioni sul sito: SITO ARCHITETTURA DEI CALCOLATORI 2020-21.
|
|
ALTRE NOTIZIE
|
|
TESI/TIROCINI DISPONIBILI (IN COLLABORAZIONE CON SECO S.p.A.)
Sono disponibili i seguenti argomenti di tesi (e/o tirocinio) in collaborazione con SECO S.p.A.:
- Oniro and Astarte/Device Manager. How to match with Home Assistant on a SECO design
- Rust Linux Driver on Kernel 6.0.0
- I.MX8 secure boot
- Dual OS on ARM platforms: Jailhouse and partitioning on ARM platforms
- Dual OS on X86 platforms: ACRN+Zephyr+Linux an Open Source partitioning approach
|
|
RISC-V
- Dall'anno accademico 2019-20 si fa riferimento al processore RISC-V anziche' al processore MIPS: RISC-V e' una iniziativa OPEN-SOURCE,
lanciata dall'Universita' di Berkeley e oggi diventata uno standard mondiale ben supportato sia dal mercato che dai libri di testo del Patterson-Hennessy.
- Dal Marzo 2024 l'Universita' di Siena fa parte della Fondazione che stabilische lo standard mondiale RISC-V: https://riscv.org/members
-
"Fino a poco tempo fa i programmatori potevano fare affidamento sul lavoro dei progettisti di architetture e di compilatori e su quello dei produttori di chip per
rendere piu' veloci e piu' efficienti a livello energetico i propri programmi senza il bisogno di apportare alcuna modifica.
Questa epoca e' finita: affinche' un programma possa essere eseguito piu' velocemente deve diventare un programma parallelo.
La tecnologia moderna richiede che i professionisti di ogni settore dell'informatica conoscano sia il software sia l'hardware,
la cui interazione ai vari livelli offre la chiave per capire i principi fondamentali dell'elaborazione.",
D.A. Patterson, J.L. Hennessy (TURING AWARD 2018).
|
|
LINUX SU RISC-V IN 5000 LINEE DI VERILOG (02-03-2020)
|
|
RISC-V verrà usato nel nuovo processore europeo 'EPI' per high-performance computing e automotive (21-01-2020)
|
|
DISPONIBILI OLTRE 50 PROGRAMMINI PER RISC-V
- Nella sezione compiti/compitini sono disponibili oltre 50 programmini RISC-V testati sul simulatore RARS.
|
|
DISPENSA VERILOG (per approfondimento)
|
|
WEBRISC-V!
- Sperando che possa essere utile per lo studio della pipeline e' stato realizzato il simulatore
WebRISC-V.
|
|
Appendice A del Patterson-Hennessy RISC-V 1^ed.
|
|
Materiale delle edizioni precedenti di questo insegnamento
- Il materiale degli anni precedenti e' sempre disponibile attraverso questa pagina
|
|
